シミュレーション/CADモデリングのサポート

Spansion®フラッシュメモリデバイス向けにシミュレーションモデルおよびCADモデルをご用意しています。

• デジタル回路のシミュレーションとタイミングの検証に最もよく使われているモデルフォーマットは、VHDLとVerilogです。 これらのモデルは、デバイスのデータシートに記載されているコマンドの入出力を再現します。
• 信号の整合性や遷移応答の検証には、IBISフォーマットが適しています。

VHDL/Verilogモデル – 無償、業界標準

Spansionは、オープン業界標準への積極的な取り組みの一環として、自社のフラッシュメモリ製品向けに、VHDLとVerilogの両言語に対応した動作シミュレーションモデルを開発しました。 SpansionのVHDL／Verilogシミュレーションモデルは、ほぼすべてのCADモデリング環境に対応可能な設計となっています。

VHDL/VerilogシミュレーションモデルDenali Software）

Denali社はSpansionフラッシュデバイス用のシミュレーションモデルを提供しております。これらのモデルは市販されているVerilog、 SystemVerilog、VHDL、C/C++シミュレータおよび、全てのテストベンチ言語である SystemC、C/C++、OpenVERAおよび Specman eと互換性があります。このモデルはDenali社のページ: www.eMemory.com/Spansion-FLASHで入手できます。

Denali社のモデルには完全なBFM、アサーションライブラリおよびデバイス毎の独特の特徴、機能およびタイミングを自動的にモニターする機能が含まれています。詳しい事はemailをお寄せください。 info@denali.com

IBISモデル – 無償、業界標準

IBIS（I/O Buffer Information Specification）は、半導体デバイスの入出力バッファやパッケージ特性の動作を記述したものです。 特定の企業の仕様であるHSPICEモデルを使用する事なく、必要なデータをお客様に提供するという明確な目的のもと、半導体企業数社によってIBISモデルのフォーマットが共同開発されました。 シグナルの整合性、EMI、遷移応答の確認・検証には、IBISモデルをご利用ください。